Family list 1 family member for: JP2003234355 Derived from 1 application.

METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE Publication info: JP2003234355 A - 2003-08-22

Data supplied from the esp@cenet database - Worldwide

Patent number:

JP2003234355

Publication date:

2003-08-22

Inventor: Applicant: YAMAZAKI SHUNPEI; KOYAMA JUN SEMICONDUCTOR ENERGY LAB

Classification:

- international:

G02F1/1368; H01L21/336; H01L29/786; G02F1/13;

H01L21/02; H01L29/66; (IPC1-7): H01L21/336;

G02F1/1368; H01L29/786

- european:

Application number: JP20030047613 20030225 Priority number(s): JP20030047613 20030225

Report a data error here

Abstract of JP2003234355

PROBLEM TO BE SOLVED: To solve the problem in a conventional liquid crystal display that high manufacturing cost is involved for manufacturing an TFT because it requires the use of at least 5 or

more photomasks.

SOLUTION: An amorphous semiconductor film for channel formation, an n-type semiconductor film formed as source and drain regions, and a conductive film formed as source wiring and drain electrode are stacked and then subjected to patterning operation using the same photomask. An insulating film 104 on a terminal is removed using a shadow mask to expose the terminal. A conductive film formed as a pixel electrode 119 is formed and subjected to patterning operation using the same photomask to form a pixel electrode 119, source wiring 117, a drain region 116, and an amorphous semiconductor film 114 for channel formation. The pixel and terminal of a liquid crystal display can be manufactured in four photolithographic steps including the formation of gate wiring 102 and the terminal.

COPYRIGHT: (C)2003,JPO

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号 特開2003—234355

(P2003-234355A) (43)公開日 平成15年8月22日(2003.8.22)

(51) Int, C1. 7

識別記号

FΙ

デーマコート'

(参考)

H01L 21/336

G02F 1/1368

H01L 29/786

G02F 1/1368

2H092

H01L 29/78

612 D 5F110

審査請求 未請求 請求項の数4

OL (全20頁)

(21)出顯番号

特願2003-47613(P2003-47613)

(62)分割の表示

特願2000-69519(P2000-69519)の分

割

(22)出願日

平成12年3月13日(2000.3.13)

(71)出額人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 小山 潤

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


最終頁に続く

(54) 【発明の名称】半導体装置の作製方法

(57)【要約】

【課題】 従来の液晶表示装置は、最低でも5枚以上のフォトマスクを使用してTFTを作製していたため製造コストが大きかった。

【解決手段】 チャネルが形成される非晶質半導体膜、ソース、ドレイン領域となるn型の半導体膜及びソース配線及びドレイン電極となる導電膜を積層し、同一のフォトマスクにてパターニングする。シャドーマスクを用いて端子部上の絶縁膜104除去し端子部を露出させる。画素電極119となる導電膜を形成し、同一のフォトマスクにてパターニングすることにより、画素電極119、ソース配線117及びドレイン電極118、ソース領域115及びドレイン領域116、及びチャネルが形成される非晶質半導体膜114を形成する。ゲート配線102と端子の形成を含め、4回のフォトリソグラフィー工程で、液晶表示装置の画素部及び端子部が作製される。



【特許請求の範囲】

【請求項1】 薄膜トランジスタ、前記薄膜トランジス 夕に接続されたゲート配線、ソース配線及び画素電極を 有する画素部と、前記画素部のゲート配線に電気的に接 続される第1の端子、及び前記ソース配線に電気的に接 続される第2の端子を有する端子部とを同一基板に形成 する半導体装置の作製方法であって、

前記基板に前記ゲート配線及び前記第1の端子を形成 し、

前記ゲート配線及び前記第1の端子上に絶縁膜を形成 し、

前記絶縁膜上に非晶質の第1の半導体膜を形成し、 前記第1の半導体膜上に一導電型の不純物を含有する第

前記第2の半導体膜上に第1の導電膜を形成し、

第1のマスクを用い、前記第1の導電膜、前記第2の半 導体膜及び前記第1の半導体膜をエッチングし、前記画 素部に、前記第1の導電膜、前記第2の半導体膜及び前 記第1の半導体膜でなる第1の積層膜を形成し、前記第 1の端子の表面を露出させ、前記第2の端子として、前 20 記第1の導電膜、前記第2の半導体膜及び前記第1の半 導体膜でなる第2の積層膜を形成し、

前記絶縁膜を選択的に除去して、前記第1の端子の表面 を露出させ、

第2の導電膜を形成し、

2の半導体膜を形成し、

第2のマスクを用いて前記第2の導電膜及び前記第1の 積層膜をエッチングすることであって、前記第1の積層 膜に開孔を形成して、前記第1の導電膜をドレイン電極 とソース配線とに分離し、前記第2の半導体膜を前記ド レイン電極の下の領域と前記ソース配線の下の領域とに 30 分離し、前記第1の半導体膜に凹部を形成し、前記第2 の導電膜を選択的に除去して、前記ドレイン電極上の前 記画素電極と、前記第1の端子を覆う導電膜とを前記第 2の導電膜により形成することを特徴とする半導体装置 の作製方法。

【請求項2】 薄膜トランジスタ、前記薄膜トランジス 夕に接続されたゲート配線、ソース配線及び画素電極を 有する画素部と、前記画素部のゲート配線に電気的に接 続される第1の端子、及び前記ソース配線に電気的に接 続される第2の端子を有する端子部とを同一基板に形成 40 する半導体装置の作製方法であって、

前記基板に前記ゲート配線及び前記第1の端子を形成

前記ゲート配線及び前記第1の端子上に絶縁膜を形成 し、

前記絶縁膜上に非晶質の第1の半導体膜を形成し、 前記第1の半導体膜上に一導電型の不純物を含有する第 2の半導体膜を形成し、

前記第2の半導体膜上に第1の導電膜を形成し、

導体膜及び前記第1の半導体膜をエッチングし、前記画 素部に、前記第1の導電膜、前記第2の半導体膜及び前 記第1の半導体膜でなる第1の積層膜を形成し、前記第 1の端子を露出させ、前記第2の端子として、前記第1 の導電膜、前記第2の半導体膜及び前記第1の半導体膜 でなる第2の積層膜を形成し、

2

前記絶縁膜を選択的に除去して、前記第1の端子の表面 を露出させ、

第2の導電膜を形成し、

10 第2のマスクを用いて前記第2の導電膜及び前記第1の 積層膜をエッチングすることであって、前記第1の積層 膜に開孔を形成して、前記第1の導電膜をドレイン電極 とソース配線とに分離し、前記第2の半導体膜を前記ド レイン電極の下の領域と前記ソース配線の下の領域とに 分離し、前記第1の半導体膜に凹部を形成し、前記第2 の導電膜を選択的に除去して、前記ドレイン電極上の前 記画素電極と、前記ソース配線上の導電膜と、前記第1 の端子を覆う導電膜と、前記第2の端子を覆う導電膜と を、それぞれ、前記第2の導電膜により形成することを 特徴とする半導体装置の作製方法。

【請求項3】 請求項1又は2において、前記絶縁膜、 前記第1の半導体膜、前記第2の半導体膜及び前記第1 の導電膜、それぞれを、被形成面を大気に曝すことなく 連続的に形成することを特徴とする半導体装置の作製方 法。

【請求項4】 請求項1又は2において、前記絶縁膜、 前記第1の半導体膜、前記第2の半導体膜及び前記第1 の導電膜、それぞれを、同一のチャンバーで連続的に形 成することを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願発明は薄膜トランジスタ (以下、TFTという) で構成された回路を有する半導 体装置およびその作製方法に関する。例えば、液晶表示 パネルに代表される電気光学装置およびその様な電気光 学装置を部品として搭載した電子機器に関する。

【0002】 なお、本明細書中において半導体装置と は、半導体特性を利用することで機能しうる装置全般を 指し、電気光学装置、半導体回路および電子機器は全て 半導体装置である。

[0003]

【従来の技術】近年、絶縁表面を有する基板上に形成さ れた半導体薄膜(厚さ数~数百 n m程度)を用いて薄膜 トランジスタ (TFT) を構成する技術が注目されてい る。薄膜トランジスタはICや電気光学装置のような電 子デバイスに広く応用され、特に画像表示装置のスイッ チング素子として開発が急がれている。

【0004】従来より、画像表示装置として液晶表示装 置が知られている。パッシブ型の液晶表示装置に比べ高 第1のマスクを用い、前記第1の導電膜、前記第2の半 50 精細な画像が得られることからアクティブマトリクス型

【0012】また、静電気によるTFTの破壊やTFT の特性劣化という問題点を解決しうる構造およびその作

の液晶表示装置が多く用いられるようになっている。ア クティブマトリクス型の液晶表示装置においては、マト リクス状に配置された画素電極を駆動することによっ て、画面上に表示パターンが形成される。詳しくは選択 された画素電極と該画素電極に対応する対向電極との間 に電圧が印加されることによって、画素電極と対向電極 との間に配置された液晶層の光学変調が行われ、この光 学変調が表示パターンとして観察者に認識される。

[0013]

止できる。

50

【0005】このようなアクティブマトリクス型の電気 光学装置の用途は広がっており、画面サイズの大面積化 10 とともに高精細化や高開口率化や高信頼性の要求が高ま っている。また、同時に生産性の向上や低コスト化の要 求も高まっている。

【課題を解決するための手段】上記課題を解決するため に、本発明では、チャネル・エッチ型のボトムゲートT FT構造を採用し、ソース領域及びドレイン領域のパタ ーニングと画素電極のパターニングを同じフォトマスク で行うことを特徴とする。

製方法を提供することを課題としている。

目) でゲート配線102を形成する。

【0006】従来では、300℃以下の低温で大面積の 基板上に形成可能であることから非晶質半導体膜として 非晶質シリコン膜が好適に用いられている。また、非晶 質半導体膜で形成されたチャネル形成領域を有する逆ス タガ型(若しくはボトムゲート型)のTFTが多く用い られている。

【0015】まず、第1のマスク(フォトマスク1枚

【0014】以下に本発明の作製方法を簡略に説明す

[0007]

【0016】次いで、絶縁膜(ゲート絶縁膜)104 a、第1の非晶質半導体膜105、n型を付与する不純 物元素を含む第2の非晶質半導体膜106、及び第1の 導電膜107を順次、積層形成する(図2(A))。な お、非晶質半導体膜に代えて微結晶半導体膜を用いても よいし、n型を付与する不純物元素を含む非晶質半導体 膜に代えてn型を付与する不純物元素を含む微結晶半導 20 体膜を用いてもよい。さらに、これらの膜(104a、 105、106、107) はスパッタ法やプラズマCV D法を用いて複数のチャンバー内または同一チャンバー 内で連続的に大気に曝すことなく形成することができ る。大気に曝さないようにすることで不純物の混入を防

【発明が解決しようとする課題】従来、アクティブマト リクス型の電気光学装置は、写真触刻(フォトリソグラ フィー) 技術により、最低でも5枚以上のフォトマスク を使用してTFTを基板上に作製していたため製造コス トが大きかった。生産性を向上させ歩留まりを向上させ るためには、工程数を削減することが有効な手段として 考えられる。

【0017】次いで、第2のマスク(フォトマスク2枚 目)で上記第1の導電膜107をパターニングして第1 の導電膜からなる配線(後にソース配線及び電極(ドレ イン電極)となる)111を形成し、上記第2の非晶質 半導体膜106をパターニングしてn型を付与する不純 物元素を含む第2の非晶質半導体膜110を形成し、上 記第1の非晶質半導体膜105をパターニングして第1 の非晶質半導体膜109を形成する(図2(B))。

【0008】具体的には、TFTの製造に要するフォト マスクの枚数を削減することが必要である。フォトマス クはフォトリソグラフィーの技術において、エッチング 30 工程のマスクとするフォトレジストパターンを基板上に 形成するために用いる。

> 【0018】その後、全面に第2の導電膜112を成膜 する (図2 (D))。なお、第2の導電膜112として は、透明導電膜を用いてもよいし、反射性を有する導電 膜を用いてもよい。

【0009】このフォトマスクを1枚使用することによ って、レジスト塗布、プレベーク、露光、現像、ポスト ベークなどの工程と、その前後の工程において、被膜の 成膜およびエッチングなどの工程、さらにレジスト剥 離、洗浄や乾燥工程などが付加され、煩雑なものとな り、問題となっていた。

> 【0019】次いで、第3のマスク(フォトマスク3枚 目)で上記第2の導電膜112をパターニングして第2 の導電膜からなる画素電極119を形成し、上記配線を パターニングしてソース配線117及び電極(ドレイン 電極)118を形成し、n型を付与する不純物元素を含 む第2の非晶質半導体膜110をパターニングしてn型 を付与する不純物元素を含む第2の非晶質半導体膜から なるソース領域115及びドレイン領域116を形成 し、土記第1の非晶質半導体膜109を一部除去して第 1の非晶質半導体膜114を形成する(図3(A))。 【0020】このような構成とすることで、画素TFT

【0010】また、基板が絶縁体であるために製造工程 中における摩擦などによって静電気が発生していた。こ 40 の静電気が発生すると基板上に設けられた配線の交差部 でショートしたり、静電気によってTFTが劣化または 破壊されて電気光学装置に表示欠陥や画質の劣化が生じ ていた。特に、製造工程で行われる液晶配向処理のラビ ング時に静電気が発生し問題となっていた。

部の作製する際、フォトリソグラフィー技術で使用する

【0011】本発明はこのような問題に答えるものであ り、アクティブマトリクス型の液晶表示装置に代表され る電気光学装置において、TFTを作製する工程数を削 減して製造コストの低減および歩留まりの向上を実現す ることを課題としている。

20

フォトマスクの数を3枚とすることができる。

【0021】また、ソース配線は画素電極と同じ材料である第2の導電膜120で覆い、基板全体を外部の静電気等から保護する構造とする。また、この第2の導電膜120を用いて画素TFT部以外の領域に保護回路を形成する構造としてもよい。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビング時に発生する静電気からTFT等を保護することができる。

【0022】本明細書で開示する本発明の構成は、ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、絶縁表面上に形成されたゲート配線102と、前記ゲート配線上に形成された絶縁膜104bと、前記絶縁膜上に形成された非晶質半導体膜114と、前記非晶質半導体膜上に形成されたソース領域115及びドレイン領域116と、前記ソース領域または前記ドレイン領域上に形成されたソース配線117または電極118と、前記電極上に形成された画素電極119とを有し、前記ドレイン領域116または前記ソース領域115の一つの端面は、前記非晶質半導体膜114の端面及び前記電極118の端面と概略一致することを特徴とする半導体装置である。

【0023】また、他の発明の構成は、ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、絶縁表面上に形成されたゲート配線102と、前記 ゲート配線上に形成された絶縁膜104bと、前記絶縁膜上に形成された非晶質半導体膜114と、前記非晶質半導体膜上に形成されたソース領域115及びドレイン領域116と、前記ソース領域または前記ドレイン領域30上に形成されたソース配線117または電極118と、前記電極上に形成された画素電極119とを有し、前記ドレイン領域115または前記ソース116領域の一つの端面は、前記非晶質半導体膜の端面114及び前記電極118の端面と概略一致し、もう一つの端面は、前記画素電極119の端面及び前記電極118のもう一つの端面と概略一致することを特徴とする半導体装置である。

【0024】また、他の発明の構成は、ゲート配線と、 ソース配線と、画素電極とを有する半導体装置であっ て、絶縁表面上に形成されたゲート配線102と、前記 ゲート配線上に形成された絶縁膜104bと、前記絶縁 膜上に形成された非晶質半導体膜114と、前記非晶質 半導体膜上に形成されたソース領域115及びドレイン 領域116と、前記ソース領域または前記ドレイン領域 上に形成されたソース領域または前記ドレイン領域 上に形成されたソース配線117または電極118と、 前記電極上に形成された画素電極119とを有し、前記 ソース配線117の下方には、前記非晶質半導体膜と、 n型を付与する不純物元素を含む非晶質半導体膜とが積 層されていることを特徴とする半導体装置である。 【0025】また、上記構成において、画素電極119 を透明導電膜とすれば透過型の液晶表示装置となり、画 素電極119を反射性を有する導電膜とすれば反射型の 液晶表示装置となる。また、前記ソース配線上には画素 電極と同じ材料からなる配線120が積層されている。

6

【0026】また、本発明では、反射型の液晶表示装置の作製方法において、画素電極の表面に凹凸を持たせて 光散乱性を図るための凸部601の形成をゲート配線6 00と同じフォトマスクで行うことを特徴とする。な お、この凸部601はゲート配線、及びTFT部以外の 領域の基板上に適宜設ける。

【0027】以下に本発明の作製方法を簡略に説明する。

【0028】まず、第1のマスク(フォトマスク1枚目)でゲート配線600及びを凸部601形成する。

【0029】次いで、絶縁膜(ゲート絶縁膜)602、第1の非晶質半導体膜、n型を付与する不純物元素を含む第2の非晶質半導体膜、及び第1の導電膜を順次、積層形成する。なお、非晶質半導体膜に代えて微結晶半導体膜を用いてもよいし、n型を付与する不純物元素を含む微結晶半導体膜を用いてもよい。さらに、これらの膜はスパッタ法やプラズマCVD法を用いて複数のチャンパー内または同一チャンバー内で連続的に大気に曝すことなく形成することができる。大気に曝さないようにすることで不純物の混入を防止できる。

【0030】上記絶縁膜602は、凸部601が形成された基板上に形成され、表面に凸凹を有している。

【0031】次いで、第2のマスク(フォトマスク2枚目)で上記第1の導電膜をパターニングして第1の導電膜からなる配線(後にソース配線及び電極(ドレイン電極)となる)を形成し、上記第2の非晶質半導体膜をパターニングしてn型を付与する不純物元素を含む第2の非晶質半導体膜を形成し、上記第1の非晶質半導体膜をパターニングして第1の非晶質半導体膜を形成する。

[0032] その後、全面に第2の導電膜を成膜する。 なお、第2の導電膜としては、反射性を有する導電膜を 用いる。

【0033】次いで、第3のマスク(フォトマスク3枚 40 目)で上記第2の導電膜をパターニングして第2の導電 膜からなる画素電極604を形成し、上記配線をパター ニングしてソース配線608及び電極(ドレイン電極) 609を形成し、n型を付与する不純物元素を含む第2 の非晶質半導体膜をパターニングしてn型を付与する不 純物元素を含む第2の非晶質半導体膜からなるソース領 域606及びドレイン領域607を形成し、上記第1の 非晶質半導体膜を一部除去して第1の非晶質半導体膜6 05を形成する。

【0034】このような構成とすることで、画案TFT 50 部の作製する際、フォトリソグラフィー技術で使用する フォトマスクの数を3枚とすることができる。

【0035】さらに、このような構成とすることで、凸 部601上に形成された絶縁膜の表面は凸凹を有し、こ の凸凹を表面に有する絶縁膜602上に画素電極604 が形成されるので、画素電極604の表面に凹凸を持た せて光散乱性を図ることができる。

7

【0036】上記作製方法により得られる本発明の構成 は、ゲート配線600と、ソース配線608と、反射性 を有する画素電極604とを有する半導体装置であっ て、絶縁表面上に形成されたゲート配線600及び凸部 10 601と、前記ゲート配線及び前記凸部上に形成されて 表面に凸凹を有する絶縁膜602と、前記絶縁膜602 上に形成された非晶質半導体膜605と、前記非晶質半 導体膜上に形成されたソース領域606及びドレイン領 域607と、前記ソース領域または前記ドレイン領域上 に形成されたソース配線608または電極609と、前 記電極609上に形成され、且つ表面に凸凹を有する絶 縁膜602上に形成されて表面に凸凹を有する画素電極 604と、を有していることを特徴とする半導体装置で ある。

【0037】上記構成において、前記ゲート配線600 及び前記凸部601は、同一材料からなることを特徴と している。また、上記構成においても前記ドレイン領域 607または前記ソース領域608の一つの端面は、前 記非晶質半導体膜605の端面及び前記電極609の端 面と概略一致することを特徴としている。さらに、上記 構成においても前記ドレイン領域607または前記ソー ス領域608の一つの端面は、前記非晶質半導体膜60 5の端面及び前記電極609の端面と概略一致し、もう 一つの端面は、前記画素電極604の端面及び前記電極 30 604のもう一つの端面と概略一致することを特徴して いる。

【0038】また、上記各構成において、前記ソース領 域及び前記ドレイン領域は、n型を付与する不純物元素 を含む非晶質半導体膜からなることを特徴としている。 【0039】また、上記各構成において、前記絶縁膜、 前記非晶質半導体膜、前記ソース領域、及び前記ドレイ ン領域は、大気に曝されることなく連続的に形成された

【0040】また、上記各構成において、前記絶縁膜、 前記非晶質半導体膜、前記ソース領域、または前記ドレ イン領域は、スパッタ法により形成されたことを特徴と している。

ことを特徴としている。

【0041】また、上記各構成において、前記ソース領 域及び前記ドレイン領域は、前記非晶質半導体膜及び前 記電極と同一のマスクにより形成されたことを特徴とし ている。また、前記ソース領域及び前記ドレイン領域 は、前記ソース配線と同一のマスクにより形成されたこ とを特徴としている。

域及び前記ドレイン領域は、前記ソース配線及び前記画 素電極と同一のマスクにより形成されたことを特徴とし

【0043】また、上記各構成において、前記画素電極 は前記絶縁膜と接していることを特徴としている。ま た、前記画素電極は、前記ドレイン領域の端面と、非晶 質半導体膜の端面とも接している。

【0044】また、上記各構成において、第3のマスク を用いたエッチング工程によって、前記非晶質半導体膜 の一部が除去されるため、前記非晶質半導体膜のうち、 前記ソース領域及びドレイン領域と接する領域における 膜厚は、前記ソース領域と接する領域と前記ドレイン領 域と接する領域との間の領域における膜厚より厚い構 成、即ちチャネル・エッチ型のボトムゲート構造となっ ている。

[0045]

【発明の実施の形態】本願発明の実施形態について、以 下に説明する。

【0046】図1は本発明のアクティブマトリクス基板 の平面図の一例であり、ここでは簡略化のため、マトリ 20 クス状に配置された複数の画素のうちの1つの画素構成 を示している。また、図2及び図3は作製工程を示す図 である。

【0047】図1に示すように、このアクティブマトリ クス基板は、互いに平行に配置された複数のゲート配線 と、各ゲート配線に直交するソース配線を複数有してい る。

【0048】また、ゲート配線とソース配線とで囲まれ た領域には画素電極119が配置されている。また、こ の画素電極119と重ならないように、画素電極と同じ 材料からなる配線120がソース配線と重なっている。

【0049】さらに、画素電極119の下方で隣り合う 2本のゲート配線の間には、ゲート配線102と平行に 容量配線103が配置されている。この容量配線103 は全画素に設けられており、画素電極119との間に存 在する絶縁膜104bを誘電体として保持容量を形成し ている。

【0050】また、ゲート配線102とソース配線11 7 の交差部近傍にはスイッチング素子としてのTFTが 40 設けられている。このTFTは非晶質構造を有する半導 体膜(以下、第1の非晶質半導体膜と呼ぶ)で形成され たチャネル形成領域を有する逆スタガ型(若しくはボト ムゲート型)のTFTである。

【0051】また、このTFTは、絶縁性基板上に順 次、ゲート電極 (ゲート配線102と一体形成された) と、ゲート絶縁膜と、第1の非晶質半導体膜膜と、n型 を付与する不純物元素を含む第2の非晶質半導体膜から なるソース領域及びドレイン領域と、ソース電極(ソー ス配線117と一体形成された)及び電極118(以 【0042】また、上記各構成において、前記ソース領 50 下、ドレイン電極とも呼ぶ)とが積層形成されている。

9

【0052】また、ソース配線(ソース電極含む)及びドレイン電極118の下方には、絶縁性基板上に順次、ゲート絶縁膜と、第1の非晶質半導体膜と、n型を付与する不純物元素を含む第2の非晶質半導体膜とが積層形成されている。

【0053】また、第1の非晶質半導体膜のうち、ソース領域と接する領域とドレイン領域と接する領域との間の領域は、他の領域と比べ膜厚が薄くなっている。膜厚が薄くなったのは、n型を付与する不純物元素を含む第2の非晶質半導体膜をエッチングにより分離してソース10領域とドレイン領域とを形成する際、第1の非晶質半導体膜の一部が除去されたためである。また、このエッチングによって画素電極の端面、ドレイン電極の端面、及びドレイン領域の端面が一致している。

【0054】また、同様にソース電極を覆う配線120 の端面、ソース領域の端面、及びソース配線の端面が一 致している。

【0055】以上の構成でなる本願発明について、以下 に示す実施例でもってさらに詳細な説明を行うこととす る。

[0056]

【実施例】 [実施例1] 本発明の実施例を図1〜図6を用いて説明する。本実施例は液晶表示装置の作製方法を示し、基板上に画素部のTFTを逆スタガ型で形成し、該TFTに接続する保持容量を作製する方法について工程に従って詳細に説明する。また、同図には該基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための端子部の作製工程を同時に示す。

【0057】図2(A)において、透光性を有する基板 100にはコーニング社の#7059ガラスや#173 30 7ガラスなどに代表されるパリウムホウケイ酸ガラスや アルミノホウケイ酸ガラスなどのガラス基板を用いることができる。その他に、石英基板、プラスチック基板などの透光性基板を使用することもできる。

【0058】次いで、導電層を基板全面に形成した後、第1のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極(ゲート電極を含むゲート配線102、容量配線103、及び端子101)を形成する。このとき少なくともゲート電極102の端部にテーパー部が形成さ40れるようにエッチングする。この段階での上面図を図4に示した。

【0059】ゲート電極を含むゲート配線102と容量配線103、端子部の端子101は、アルミニウム(A1)や銅(Cu)などの低抵抗導電性材料で形成することが望ましいが、A1単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。また、低抵抗導電性材料としてAgPdCu合金を用いてもよい。耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン50

(W)、モリブデン(Mo)、クロム(Cr)、Nd(ネオジム)から選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。例えば、TiとCuの積層、TaNとCuとの積層が挙げられる。また、Ti、Si、Cr、Nd等の耐熱性導電性材料と組み合わせて形成した場合、平坦性が向上するため好ましい。また、このような耐熱性導電性材料のみ、例えばMoとWe組み合わせて形成しても良い。

【0060】液晶表示装置を実現するためには、ゲート電極およびゲート配線は耐熱性導電性材料と低抵抗導電性材料とを組み合わせて形成することが望ましい。この時の適した組み合わせを説明する。

【0061】画面サイズが5型程度までなら耐熱性導電性材料の窒化物から成る導電層(A)と耐熱性導電性材料から成る導電層(B)とを積層した二層構造とする。 導電層(B)はA1、Cu、Ta、Ti、W、Nd、Crから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜で形成すれば良く、導電層(A)は窒化タンタル(TaN)膜、窒化タングステン(WN)膜、窒化チタン(TiN)膜などで形成する。例えば、導電層(A)としてCr、導電層(B)としてNdを含有するA1とを積層した二層構造とすることが好ましい。導電層(A)は10~100nm(好ましくは20~50nm)とし、導電層(B)は200~400nm(好ましくは250~350nm)とする

【0062】一方、大画面に適用するには耐熱性導電性 材料から成る導電層(A)と低抵抗導電性材料から成る 導電層(B)と耐熱性導電性材料から成る導電層(C) とを積層した三層構造とすることが好ましい。低抵抗導 電性材料から成る導電層(B)は、アルミニウム(A 1) を成分とする材料で形成し、純A1の他に、0.0 1~5atomic%のスカンジウム(Sc)、Ti、Nd、 シリコン(Si)等を含有するAlを使用する。導電層 (C) は導電層 (B) のA1にヒロックが発生するのを 防ぐ効果がある。導電層(A)は10~100nm(好 ましくは20~50nm)とし、導電層(B)は200 ~400nm (好ましくは250~350nm) とし、 導電層(C)は10~100nm(好ましくは20~5 0 nm)とする。本実施例では、Tiをターゲットとし たスパッタ法により導電層(A)をTi膜で50nmの 厚さに形成し、A1をターゲットとしたスパッタ法によ り導電層(B)をA1膜で200nmの厚さに形成し、 Tiをターゲットとしたスパッタ法により導電層(C) をTi膜で50nmの厚さに形成した。

【0063】次いで、絶縁膜104aを全面に成膜する。絶縁膜104aはスパッタ法を用い、膜厚を50~200nmとする。

【0064】例えば、絶縁膜104aとして窒化シリコ

ン膜を用い、150nmの厚さで形成する。勿論、ゲート絶縁膜はこのような窒化シリコン膜に限定されるものでなく、酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。例えば、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。

【0065】次に、絶縁膜104a上に50~200nm(好ましくは100~150nm)の厚さで第1の非晶質半導体膜105を、プラズマCVD法やスパッタ法 10などの公知の方法で全面に形成する(図示せず)。代表的には、シリコンのターゲットを用いたスパッタ法で非晶質シリコン(a-Si)膜を100nmの厚さに形成する。その他、この第1の非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜($Si_rGe(1-1)$)、非晶質シリコンカーバイト(Si_rC_r)などの非晶質構造を有する化合物半導体膜を適用することも可能である。

【0066】次に、一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜を20~80n 20mの厚さで形成する。一導電型(n型またはp型)を付与する不純物元素を含む第2の非晶質半導体膜は、プラズマCVD法やスパッタ法などの公知の方法で全面に形成する。本実施例では、リン(P)が添加されたシリコンターゲットを用いてn型の不純物元素を含有する第2の非晶質半導体膜106を形成した。あるいは、シリコンターゲットを用い、リンを含む雰囲気中でスパッタリングを行い成膜してもよい。或いは、n型を付与する不純物元素を含む第2の非晶質半導体膜を水素化微結晶シリコン膜(μc-Si:H)で形成しても良い。 30

【0067】次に、金属材料からなる第1の導電膜107をスパッタ法や真空蒸着法で形成する。第1の導電膜107の材料としては、第2の非晶質半導体膜106とオーミックコンタクトのとれる金属材料であれば特に限定されず、A1、Cr、Ta、Tiから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。本実施例ではスパッタ法を用い、第1の導電膜107として、50~150nmの厚さで形成したTi膜と、そのTi膜上に重ねてアルミニウム(A1)を300~400nmの厚さで形成し、さらにその上にTi膜を100~150nmの厚さで形成し、さらにその上にTi膜を100~150nmの厚さで形成した(図2(A))。

【0068】絶縁膜104a、第1の非晶質半導体膜105、n型を付与する不純物元素を含む第2の非晶質半導体膜106、及び第1の導電膜107はいずれも公知の方法で作製するものであり、プラズマCVD法やスパッタ法で作製することができる。本実施例では、これらの膜(104a、105、106、107)をスパッタ法で、ターゲット及びスパッタガスを適宜切り替えることにより連続的に形成した。この時、スパッタ装置にお50

いて、同一の反応室または複数の反応室を用い、これらの膜を大気に曝すことなく連続して積層させることが好ましい。このように、大気に曝さないことで不純物の混入を防止することができる。

【0069】次に、第2のフォトリソグラフィー工程を 行い、レジストマスク108を形成し、エッチングによ り不要な部分を除去して配線(後の工程によりソース配 線及びドレイン電極となる) 111を形成する。この際 のエッチング方法としてウエットエッチングまたはドラ イエッチングを用いる。この時、第1の導電膜107、 n型を付与する不純物元素を含む第2の非晶質半導体膜 106、及び第1の非晶質半導体膜105が顧次、レジ ストマスク108をマスクとしてエッチングされ、画素 TFT部においては、第1の導電膜からなる配線11 1、n型を付与する不純物元素を含む第2の非晶質半導 体膜110、及び第1の非晶質半導体膜109がそれぞ れ形成される。本実施例では、SiC1,とC1,とBC 1,の混合ガスを反応ガスとしたドライエッチングによ り、Ti膜とAl膜とTi膜を顧次積層した第1の導電 膜107をエッチングし、反応ガスをCF、とO,の混合 ガスに代えて第1の非晶質半導体膜105及びn型を付 与する不純物元素を含む第2の非晶質半導体膜106を 選択的に除去した。(図2(B))また、容量部におい ては容量配線103と絶縁膜104aを残し、同様に端 子部においても、端子101と絶縁膜104aが残る。 【0070】次に、レジストマスク108を除去した 後、シャドーマスクを用いてレジストマスクを形成し、 端子部のパッド部分を覆っている絶縁膜104aを選択 的に除去して絶縁膜104bを形成した後、レジストマ スクを除去する。 (図2 (C)) また、シャドーマスク に代えてスクリーン印刷法によりレジストマスクを形成 してエッチングマスクとしてもよい。

【0071】次に、全面に透明導電膜からなる第2の導 電膜112を成膜する。(図2(D))また、この時の 上面図を図5に示す。ただし、簡略化のため図5では全 面に成膜された第2の導電膜112は図示していない。 【0072】この第2の導電膜112の材料は、酸化イ ンジウム(In,O,)や酸化インジウム酸化スズ合金 (In,O,-SnO,、ITOと略記する) などをスパ ッタ法や真空蒸着法などを用いて形成する。このような 材料のエッチング処理は塩酸系の溶液により行う。しか し、特にITOのエッチングは残渣が発生しやすいの で、エッチング加工性を改善するために酸化インジウム 酸化亜鉛合金(In,O,-ZnO)を用いても良い。酸 化インジウム酸化亜鉛合金は表面平滑性に優れ、ITO と比較して熱安定性にも優れているので、第2の導電膜 112と接触する配線111をA1膜で形成しても腐蝕 反応をすることを防止できる。同様に、酸化亜鉛(Zn つ)も適した材料であり、さらに可視光の透過率や導電 率を高めるためにガリウム(Ga)を添加した酸化亜鉛

(ZnO:Ga) などを用いることができる。

【0073】次に、第3のフォトリソグラフィー工程を 行い、レジストマスク113a~113cを形成し、エ ッチングにより不要な部分を除去して第1の非晶質半導 体膜114、ソース領域115及びドレイン領域11 6、ソース電極117及びドレイン電極118、画素電 極119を形成する(図3(A))。

【0074】この第3のフォトリソグラフィー工程は、 第2の導電膜112をパターニングすると同時に、配線 111とn型を付与する不純物元素を含む第2の非晶質 10 半導体膜110と第1の非晶質半導体膜109の一部を エッチングにより除去して開孔を形成する。本実施例で は、まず、ITOからなる第2の導電膜112を硝酸と 塩酸の混合溶液または塩化系第2鉄系の溶液を用いたウ エットエッチングにより選択的に除去し、ウエットエッ チングにより配線111を選択的に除去した後、ドライ エッチングにより n型を付与する不純物元素を含む第2 の非晶質半導体膜110と非晶質半導体膜109の一部 をエッチングした。なお、本実施例では、ウエットエッ チングとドライエッチングとを用いたが、実施者が反応 20 ガスを適宜選択してドライエッチングのみで行ってもよ いし、実施者が反応溶液を適宜選択してウエットエッチ ングのみで行ってもよい。

【0075】また、開孔の底部は第1の非晶質半導体膜 に達しており、凹部を有する第1の非晶質半導体膜11 4が形成される。この開孔によって配線111はソース 配線117とドレイン電極118に分離され、n型を付 与する不純物元素を含む第2の非晶質半導体膜110は ソース領域115とドレイン領域116に分離される。 また、ソース配線と接する第2の導電膜120は、ソー 30 ス配線を覆い、後の製造工程、特にラビング処理で生じ る静電気を防止する役目を果たす。本実施例では、ソー ス配線上に第2の導電膜120を形成した例を示した が、第2の導電膜120を除去してもよい。

【0076】また、この第3のフォトリソグラフィーエ 程において、容量部における絶縁膜104bを誘電体と して、容量配線103と画素電板119とで保持容量が 形成される。

【0077】また、この第3のフォトリソグラフィーエ 程において、レジストマスク113cで覆い端子部に形 40 成された透明導電膜からなる第2の導電膜を残す。

【0078】次に、レジストマスク113a~113c を除去した。この状態の断面図を図3(B)に示した。 なお、図1は1つの画素の上面図であり、A-A'線及 びB-B'線に沿った断面図がそれぞれ図3(B)に相 当する。

【0079】また、図9 (A) は、この状態でのゲート 配線端子部501、及びソース配線端子部502の上面 図をそれぞれ図示している。なお、図1~図3と対応す る箇所には同じ符号を用いている。また、図9(B)は 50 画素部211が設けられ、画素部にはゲート配線208

図9(A)中のE-E'線 及びF-F'線に沿った断面 図に相当する。図9 (A) において、透明導電膜からな る503は入力端子として機能する接続用の電極であ る。また、図9 (B) において、504は絶縁膜(10 4 bから延在する)、505は第1の非晶質半導体膜 (114から延在する)、506はn型を付与する不純 物元素を含む第2の非晶質半導体膜(115から延在す る) である。

【0080】こうして3回のフォトリソグラフィー工程 により、3枚のフォトマスクを使用して、逆スタガ型の nチャネル型TFT201を有する画素TFT部、保持 容量202を完成させることができる。そして、これら を個々の画素に対応してマトリクス状に配置して画素部 を構成することによりアクティブマトリクス型の電気光 学装置を作製するための一方の基板とすることができ る。本明細書では便宜上このような基板をアクティブマ トリクス基板と呼ぶ。

【0081】次に、アクティブマトリクス基板の画素部 のみに配向膜121を選択的に形成する。配向膜121 を選択的に形成する方法としては、スクリーン印刷法を 用いてもよいし、配向膜を塗布後、シャドーマスクを用 いてレジストマスクを形成して除去する方法を用いても よい。通常、液晶表示素子の配向膜にはポリイミド樹脂 が多く用いられている。

【0082】次に、配向膜121にラビング処理を施し て液晶分子がある一定のプレチルト角を持って配向する ようにする。

【0083】次いで、アクティブマトリクス基板と、対 向電極122と配向膜123とが設けられた対向基板1 24とをスペーサで基板間隔を保持しながらシール剤に より貼り合わせた後、アクティブマトリクス基板と対向 基板の間に液晶材料125を注入する。液晶材料125 は公知のものを適用すれば良く代表的にはTN液晶を用 いる。液晶材料を注入した後、注入口は樹脂材料で封止

【0084】次に、端子部の入力端子101にフレキシ ブルプリント配線板 (Flexible Printed Circuit: FP C) を接続する。FPCはポリイミドなどの有機樹脂フ ィルム129に銅配線128が形成されていて、異方性 導電性接着剤で入力端子を覆う透明導電膜と接続する。 異方性導電性接着剤は接着剤126と、その中に混入さ れ金などがメッキされた数十~数百µm径の導電性表面 を有する粒子127により構成され、この粒子127が 入力端子101上の透明導電膜と銅配線128とに接触 することによりこの部分で電気的な接触が形成される。 さらに、この部分の機械的強度を高めるために樹脂層 1 30を設ける(図3(C))。

【0085】図6はアクティブマトリクス基板の画素部 と端子部の配置を説明する図である。基板210上には とソース配線207が交差して形成され、これに接続するnチャネル型TFT201が各画素に対応して設けられている。nチャネル型TFT201のドレイン側には画素電極119及び保持容量202が接続し、保持容量202のもう一方の端子は容量配線209に接続している。nチャネル型TFT201と保持容量202と同じものとする。

【0086】基板の一方の端部には、走査信号を入力する入力端子部205が形成され、接続配線206によっ 10 てゲート配線208に接続している。また、他の端部には画像信号を入力する入力端子部203が形成され、接続配線204によってソース配線207に接続している。ゲート配線208、ソース配線207、容量配線209は画素密度に応じて複数本設けられるものである。また、画像信号を入力する入力端子部212と接続配線213を設け、入力端子部203と交互にソース配線と接続させても良い。入力端子部203、205、212はそれぞれ任意な数で設ければ良いものとし、実施者が適宜決定すれば良い。

【0087】 [実施例2] 図7は液晶表示装置の実装方法の一例である。液晶表示装置は、TFTが作製された基板301の端部には、入力端子部302が形成され、これは実施例1で示したようにゲート配線と同じ材料で形成される端子303で形成される。そして対向基板304とスペーサ306を内包するシール剤305により貼り合わされ、さらに偏光板307、308が設けられている。そして、スペーサ322によって筺体321に固定される。

【0088】なお、実施例1により得られる非晶質シリ 30 コン膜で活性層を形成したTFTは、電界効果移動度が 小さく1cm²/Vsec程度しか得られていない。そのため に、画像表示を行うための駆動回路はICチップで形成 され、TAB (tape automatedbonding) 方式やCOG (chip on glass) 方式で実装されている。本実施例で は、ICチップ313に駆動回路を形成し、TAB方式 で実装する例を示す。これにはフレキシブルプリント配 線板 (Flexible Printed Circuit: FPC) が用いら れ、FPCはポリイミドなどの有機樹脂フィルム309 に銅配線310が形成されていて、異方性導電性接着剤 40 で入力端子302と接続する。入力端子は配線303上 に接して設けられた透明導電膜である。異方性導電性接 着剤は接着剤311と、その中に混入され金などがメッ キされた数十~数百µm径の導電性表面を有する粒子3 12により構成され、この粒子312が入力端子302 と銅配線310とに接触することにより、この部分で電 気的な接触が形成される。そしてこの部分の機械的強度 を高めるために樹脂層318が設けられている。

して網配線310は接続端子316でその他の信号処理 回路、増幅回路、電源回路などが形成されたプリント基板317に接続されている。そして、透過型の液晶表示 装置では対向基板304に光源319と光導光体320 が設けられてバックライトとして使用される。

16

【0090】[実施例3]本実施例では、保護膜を形成した例を図6に示す。なお、本実施例は、実施例1の図3(B)の状態まで同一であるので異なる点について以下に説明する。また、図3(B)に対応する箇所は同一の符号を用いた。

【0091】まず、実施例1に従って図3(B)の状態を得た後、薄い無機絶縁膜を全面に形成する。この薄い無機絶縁膜としては、スパッタ法またはプラズマCVD法で形成する酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。

【0092】次いで、第4のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して、画素TFT部においては絶縁膜402、端子部においては無機絶縁膜401をそれぞれ形成する。この無機絶縁膜401、402は、パッシベーション膜として機能する。また、端子部においては、第4のフォトリソグラフィー工程により薄い無機絶縁膜401を除去して、端子部の端子101上に形成された透明導電膜からなる第2の導電膜を露呈させる。

【0093】こうして本実施例では、4回のフォトリソグラフィー工程により、4枚のフォトマスクを使用して、無機絶縁膜で保護された逆スタガ型のnチャネル型TFT、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置し、画素部を構成することによりアクティブマトリクス型の電気光学装置を作製するための一方の基板とすることができる。

【0094】なお、本実施例は、実施例1または実施例2の構成と自由に組み合わせることが可能である。

【0095】 [実施例4] 実施例1では、絶縁膜、第1の非晶質半導体膜、n型を付与する不純物元素を含む第2の非晶質半導体膜、及び第1の導電膜をスパッタ法で積層形成した例を示したが、本実施例では、プラズマCVD法を用いた例を示す。

【0096】本実施例では、絶縁膜、第1の非晶質半導体膜、及びn型を付与する不純物元素を含む第2の非晶質半導体膜をプラズマCVD法で形成した。

【0097】本実施例では、絶縁膜として酸化窒化シリコン膜を用い、プラズマCVD法により150nmの厚さで形成する。この時、プラズマCVD装置において、電源周波数13~70MHz、好ましくは27~60MHzで行えばよい。電源周波数27~60MHzを使うことにより緻密な絶縁膜を形成することができ、ゲート

17

絶縁膜としての耐圧を高めることができる。また、Si H, とNH, にN, Oを添加させて作製された酸化窒化シ リコン膜は、膜中の固定電荷密度が低減されているの で、この用途に対して好ましい材料となる。勿論、ゲー ト絶縁膜はこのような酸化窒化シリコン膜に限定される ものでなく、酸化シリコン膜、窒化シリコン膜、酸化タ ンタル膜などの他の絶縁膜を用い、これらの材料から成 る単層または積層構造として形成しても良い。また、下 層を窒化シリコン膜とし、上層を酸化シリコン膜とする 積層構造としても良い。

【0098】例えば、酸化シリコン膜を用いる場合に は、プラズマCVD法で、オルトケイ酸テトラエチル (Tetraethyl Orthosilicate: TEOS) とO.とを混 合し、反応圧力40Pa、基板温度250~350℃と し、高周波(13.56MHz)電力密度0.5~0. 8 W/cm で放電させて形成することができる。このよう にして作製された酸化シリコン膜は、その後300~4 00℃の熱アニールによりゲート絶縁膜として良好な特 性を得ることができる。

【0099】また、第1の非晶質半導体膜として、代表 20 的には、プラズマCVD法で水素化非晶質シリコン(a -Si:H) 膜を100nmの厚さに形成する。この 時、プラズマCVD装置において、電源周波数13~7 OMHz、好ましくは27~60MHzで行えばよい。 電源周波数27~60MHzを使うことにより成膜速度 を向上することが可能となり、成膜された膜は、欠陥密 度の少ないa-Si膜となるため好ましい。その他、こ の第1の非晶質半導体膜には、微結晶半導体膜、非晶質 シリコンゲルマニウム膜などの非晶質構造を有する化合 物半導体膜を適用することも可能である。

【0100】また、上記絶縁膜及び上記第1の非晶質半 導体膜のプラズマCVD法による成膜において、100 ~100kHzのパルス変調放電を行えば、プラズマC VD法の気相反応によるパーティクルの発生を防ぐこと ができ、成膜においてピンホールの発生を防ぐことがで きるため好ましい。

【0101】また、本実施例では、一導電型の不純物元 素を含有する半導体膜として、n型を付与する不純物元 素を含む第2の非晶質半導体膜を20~80 nmの厚さ で形成する。例えば、n型の不純物元素を含有するa-40 Si:H膜を形成すれば良く、そのためにシラン(Si H.) に対して0.1~5%の濃度でフォスフィン(P H,)を添加する。或いは、n型を付与する不純物元素 を含む第2の非晶質半導体膜106に代えて水素化微結 晶シリコン膜 (μ c - S i : H) を用いても良い。

【0102】これらの膜は、反応ガスを適官切り替える ことにより、連続的に形成することができる。また、プ ラズマCVD装置において、同一の反応室または複数の 反応室を用い、これらの膜を大気に曝すことなく連続し て積層させることもできる。このように、大気に曝さな 50 チャンバーを用いても良い。

いで連続成膜することで特に、第1の非晶質半導体膜へ の不純物の混入を防止することができる。

【0103】なお、本実施例は、実施例1乃至3のいず れか一と組み合わせることが可能である。

【0104】 [実施例5] 実施例1または実施例4で は、絶縁膜、第1の非晶質半導体膜、n型を付与する不 純物元素を含む第2の非晶質半導体膜、第1の導電膜を 順次、連続的に積層する例を示した。このように連続的 に成膜する場合において使用する複数のチャンバーを備 10 えた装置の一例を図10に示した。

【0105】図10に本実施例で示す装置(連続成膜シ ステム)の上面からみた概要を示す。図10において、 10~15が気密性を有するチャンバーである。各チャ ンバーには、真空排気ポンプ、不活性ガス導入系が配置 されている。

【0106】10、15で示されるチャンバーは、試料 (処理基板) 30をシステムに搬入するためのロードロ ック室である。11は絶縁膜104を成膜するための第 1のチャンバーである。12は第1の非晶質半導体膜1 05を成膜するための第2のチャンバーである。13は n型を付与する第2の非晶質半導体膜106を成膜する ための第3のチャンバーである。14は第1の導電膜1 07を成膜するための第4のチャンバーである。また、 20は各チャンバーに対して共通に配置された試料の共 通室である。

【0107】以下に動作の一例を示す。

【0108】最初、全てのチャンバーは、一度高真空状 態に真空引きされた後、さらに不活性ガス、ここでは窒 素によりパージされている状態(常圧)とする。また、 全てのゲート弁22~27を閉鎖した状態とする。

【0109】まず、処理基板は多数枚が収納されたカセ ット28ごとロードロック室10に搬入される。 カセッ トの搬入後、図示しないロードロック室の扉を閉鎖す る。この状態において、ゲート弁22を開けてカセット から処理基板30を1枚取り出し、ロボットアーム21 によって共通室20に取り出す。この際、共通室におい て位置合わせが行われる。なお、この基板30は実施例 1に従って得られた配線101、102、103が形成 されたものを用いた。

【0110】ここでゲート弁22を閉鎖し、次いでゲー ト弁23を開ける。そして第1のチャンバー11へ処理 基板30を移送する。第1のチャンパー内では150℃ から300℃の温度で成膜処理を行い、絶縁膜104を 得る。なお、絶縁膜としては、窒化珪素膜、酸化珪素 膜、窒化酸化珪素膜、またはこれらの積層膜等を使用す ることができる。本実施例では単層の窒化珪素膜を採用 しているが、二層または三層以上の積層構造としてもよ い。なお、ここではプラズマCVD法が可能なチャンバ ーを用いたが、ターゲットを用いたスパッタ法が可能な

19

【0111】絶縁膜の成膜終了後、処理基板はロボットアームによって共通室に引き出され、第2のチャンバー12に移送される。第2のチャンバー内では第1のチャンバーと同様に150 \mathbb{C} ~300 \mathbb{C} の温度で成膜処理を行い、プラズマCVD法で第1の非晶質半導体膜105を得る。なお、第1の非晶質半導体膜としては、微結晶半導体膜、非晶質ゲルマニウム膜、非晶質シリコンゲルマニウム膜、またはこれらの積層膜等を使用することができる。また、第1の非晶質半導体膜の形成温度を350 \mathbb{C} ~500 \mathbb{C} として水素濃度を低減するための熱処理 10を省略してもよい。なお、ここではプラズマCVD法が可能なチャンバーを用いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。

【0112】第1の非晶質半導体膜の成膜終了後、処理基板は共通室に引き出され、第3のチャンバー13に移送される。第3のチャンバー内では第2のチャンバーと同様に150℃~300℃の温度で成膜処理を行い、プラズマCVD法でn型を付与する不純物元素(PまたはAs)を含む第2の非晶質半導体膜106を得る。なお、ここではプラズマCVD法が可能なチャンバーを用20いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。

【0113】 n型を付与する不純物元素を含む第2の非晶質半導体膜の成膜終了後、処理基板は共通室に引き出され、第4のチャンバー14に移送される。第4のチャンバー内では金属ターゲットを用いたスパッタ法で第1の導電膜107を得る。

【0114】このようにして四層が連続的に成膜された 被処理基板はロボットアームによってロードロック室1 5に移送されカセット29に収納される。

【0115】なお、図10に示した装置は一例に過ぎないことはいうまでもない。また、本実施例は実施例1乃至4のいずれか一と自由に組み合わせることが必要である。

【0116】 [実施例6] 実施例5では、複数のチャンバーを用いて連続的に積層する例を示したが、本実施例では図11に示した装置を用いて一つのチャンバー内で高真空を保ったまま連続的に積層した。

【0117】本実施例では図11に示した装置システムを用いた。図11において、40は処理基板、50は共 40 通室、44、46はロードロック室、45はチャンパー、42、43はカセットである。本実施例では基板搬送時に生じる汚染を防ぐために同一チャンバーで積層形成した。

【0118】本実施例は実施例1乃至4のいずれか一と 自由に組み合わせることができる。

【0119】ただし、実施例1に適用する場合には、チャンパー45に複数のターゲットを用意し、順次、反応ガスを入れ替えて絶縁膜104、第1の非晶質半導体膜105、n型を付与する不純物元素を含む第2の非晶質50

半導体膜106、第1の導電膜107を積層形成すれば よい。

【0120】また、実施例4に適用する場合には、順次、反応ガスを入れ替えて絶縁膜104、第1の非晶質半導体膜105、n型を付与する不純物元素を含む第2の非晶質半導体膜106を積層形成すればよい。

【0121】 [実施例7] 実施例1では、n型を付与する不純物元素を含む第2の非晶質半導体膜をスパッタ法で形成した例を示したが、本実施例では、プラズマCV D法で形成する例を示す。なお、本実施例はn型を付与する不純物元素を含む第2の非晶質半導体膜の形成方法以外は実施例1と同一であるため異なる点についてのみ以下に述べる。

【0122】プラズマCVD法を用い、反応ガスとしてシラン(SiH,)に対して $0.1\sim5$ %の濃度でフォスフィン(PH,)を添加すれば、n型を付与する不純物元素を含む第2の非晶質半導体膜を得ることができる

【0123】 [実施例8] 実施例7では、n型を付与する不純物元素を含む第2の非晶質半導体膜をプラズマC VD法で形成した例を示したが、本実施例では、n型を付与する不純物元素を含む微結晶半導体膜を用いた例を示す。

【0124】形成温度を80~300℃、好ましくは140~200℃とし、水素で希釈したシランガス(SiH,:H,=1:10~100)とフォスフィン(PH,)との混合ガスを反応ガスとし、ガス圧を0.1~10Torr、放電電力を10~300mW/cmとすることで微結晶珪素膜を得ることができる。また、この微結晶珪素膜成膜後にリンをプラズマドーピングして形成してもよい。

【0126】ICチップ806、807は、データ線側と走査線側とで回路構成が異なる。ICチップは第1の基板に実装する。外部入出力端子804には、外部から電源及び制御信号を入力するためのFPC(フレキシブルプリント配線板:FlexiblePrinted Circuit)812を貼り付ける。FPC812の接着強度を高めるために補強板813を設けても良い。こうして電気光学装置を

完成させることができる。I C チップは第1の基板に実 装する前に電気検査を行えば電気光学装置の最終工程で の歩留まりを向上させることができ、また、信頼性を高 めることができる。

【0127】また、ICチップを第1の基板上に実装する方法は、異方性導電材を用いた接続方法やワイヤボンディング方式などを採用することができる。図13にその一例を示す。図13(A)は第1の基板901にICチップ908が異方性導電材を用いて実装する例を示している。第1の基板901上には画素領域902、引出10線906、接続配線及び入出力端子907が設けられている。第2の基板はシール材904で第1の基板901と接着されており、その間に液晶層905が設けられている。

【0128】また、接続配線及び入出力端子907の一方の端にはFPC912が異方性導電材で接着されている。異方性導電材は樹脂915と表面にAuなどがメッキされた数十~数百μm径の導電性粒子914から成り、導電性粒子914により接続配線及び入出力端子907とFPC912に形成された配線913とが電気的20に接続されている。ICチップ908も同様に異方性導電材で第1の基板に接着され、樹脂911中に混入された導電性粒子910により、ICチップ908に設けられた入出力端子909と引出線906または接続配線及び入出力端子907と電気的に接続されている。

【0129】また、図13(B)で示すように第1の基板にICチップを接着材916で固定して、Auワイヤ917によりスティックドライバの入出力端子と引出線または接続配線とを接続しても良い。そして樹脂918で封止する。

【0130】ICチップの実装方法は図12及び図13 を基にした方法に限定されるものではなく、ここで説明 した以外にも公知のCOG方法やワイヤボンディング方 法、或いはTAB方法を用いることが可能である。

【0131】本実施例は実施例1、3乃至8のいずれか 一と自由に組み合わせることが可能である。

【0132】 [実施例10] 実施例1では透過型の電気光学装置に対応するアクティブマトリクス基板の作製方法を示したが、本実施例では図14、図15を用いて、反射型の液晶表示装置に適用する例について示す。図14は断面図であり、図15は上面図であり、図15中の鎖線G—G'で切断した面での断面構造とH-H'で切断した面での断面構造を図14に示した。

【0133】まず、絶縁表面を有する基板を用意する。 本実施例は、基板としてガラス基板、石英基板、プラス チック基板のような透光性を有する基板の他に、反射型 であるため、半導体基板、ステンレス基板、セラミック 基板などに絶縁膜を形成したものでもよい。

【0134】次いで、基板上に金属材料からなる導電膜 を形成した後、第1のマスク(フォトマスク1枚目)で 50 ゲート配線600及びを凸部601形成する。この凸部は、ゲート配線とソース配線とで囲まれた領域、即ち画素電極が形成されて表示領域となる領域に配置する。なお、凸部601の形状は特に限定されず、径方向の断面が多角形であってもよいし、左右対称でない形状であってもよい。例えば、凸部601の形状は円柱状や角柱状であってもよいし、円錐状や角錐状であってもよい。また、凸部601を規則的に配置してもよい。本実施例ではゲート配線がテーパー形状であることが望ましいため、凸部601もテーパー形状を有する角錐形状となった。

22

【0135】次いで、絶縁膜(ゲート絶縁膜)602、第1の非晶質半導体膜、n型を付与する不純物元素を含む第2の非晶質半導体膜、及び第1の導電膜を順次、積層形成する。なお、非晶質半導体膜に代えて微結晶半導体膜を用いてもよいし、n型を付与する不純物元素を含む微結晶半導体膜を用いてもよい。さらに、これらの膜はスパッタ法やプラズマCVD法を用いて複数のチャンバー内または同一チャンバー内で連続的に大気に曝すことなく形成することができる。大気に曝さないようにすることで不純物の混入を防止できる。

【0136】上記絶縁膜602は、凸部601が形成された基板上に形成され、表面に凸凹を有している。

【0137】次いで、第2のマスク(フォトマスク2枚目)で上記第1の導電膜をパターニングして第1の導電膜からなる配線(後にソース配線及び電極(ドレイン電極)となる)を形成し、上記第2の非晶質半導体膜をパターニングしてn型を付与する不純物元素を含む第2の非晶質半導体膜を形成し、上記第1の非晶質半導体膜をパターニングして第1の非晶質半導体膜を形成する。

【0138】その後、全面に第2の導電膜を成膜する。 なお、第2の導電膜としては、反射性を有する導電膜を 用いる。

【0139】次いで、第3のマスク(フォトマスク3枚目)で上記第2の導電膜をパターニングして第2の導電膜からなる画素電極604を形成し、上記配線をパターニングしてソース配線608及び電極(ドレイン電極)609を形成し、n型を付与する不純物元素を含む第2の非晶質半導体膜をパターニングしてn型を付与する不純物元素を含む第2の非晶質半導体膜からなるソース領域606及びドレイン領域607を形成し、上記第1の非晶質半導体膜を一部除去して第1の非晶質半導体膜605を形成する。

【0140】こうして、凸部601上に形成された絶縁膜の表面は凸凹を有し、この凸凹を表面に有する絶縁膜602上に画素電極604が形成されるので、画素電極604の表面に凹凸を持たせて光散乱性を図ることができる。

【0141】また、本実施例の構成とすることで、画素

TFT部の作製する際、フォトリソグラフィー技術で使 用するフォトマスクの数を3枚とすることができる。従 来では、凸凹部を形成する工程を増やす必要があった が、本実施例はゲート配線と同時に凸部を作製するた め、全く工程を増やすことなく画素電極に凸凹部を形成 することができた。

23

【0142】なお、本実施例は実施例2乃至8のいずれ か一と自由に組み合わせることができる。

【0143】[実施例11]本実施例は、基板としてプ ラスチック基板(或いはプラスチックフィルム)を用い 10 た例を示す。なお、本実施例は基板としてプラスチック 基板を用いること以外は実施例1とほぼ同一であるため 異なる点についてのみ以下に述べる。

【0144】プラスチック基板の材料としてはPES (ポリエチレンサルファイル)、 PC (ポリカーボネー ト)、PET(ポリエチレンテレフタレート)もしくは PEN(ポリエチレンナフタレート)を用いることがで きる。

【0145】プラスチック基板を用いて実施例1に従っ て作製すればアクティブマトリクス基板が完成する。た 20 だし、絶縁膜、第1の非晶質半導体膜、及びn型を付与 する不純物元素を含む第2の非晶質半導体膜は、成膜温 度が比較的低温であるスパッタ法で形成することが望ま LUL

【0146】プラスチック基板上に特性の良好なTFT を設けることができるとともに、さらなる表示装置の軽 量化を図ることができる。また、基板がプラスチックで あるため、フレキシブルな電気光学装置にすることも可 能である。また、組み立てが容易となる。

【0147】なお、本実施例は、実施例1~3、9、1 30 0のいずれか一と自由に組合せることができる。

【0148】 [実施例12] 本実施例では、画素電極と 同じ材料膜を利用して画素部以外の領域に保護回路を設 ける例を図16を用いて示す。

【0149】図16(A)において、701は配線であ り、画素部から延長されたゲート配線またはソース配線 または容量配線を示している。また、第2の導電膜から なる電極701は、配線701が形成されていない領域 を埋めるように、且つ配線701と重ならないように形 路を形成する例を示したが、特に図16(A)の構成に 限定されないことは言うまでもない。例えば、マスクを 増やして保護ダイオードやTFTで保護回路を形成して もよい。

【0150】また、図16(B)は等価回路図を示して いる。

【0151】このような構成とすることで、製造工程に おいて製造装置と絶縁体基板との摩擦による静電気の発 生を防止することができる。特に、製造工程で行われる 液晶配向処理のラビング時に発生する静電気からTFT 50 01、音声出力部2902、音声入力部2903、表示

等を保護することができる。

【0152】なお、本実施例は実施例1乃至11のいず れか一と自由に組み合わせることができる。

【0153】 [実施例13] 上記各実施例1乃至12の いずれか一を実施して形成されたボトムゲート型TFT は様々な電気光学装置(アクティブマトリクス型液晶デ ィスプレイ、アクティブマトリクス型ELディスプレ イ、アクティブマトリクス型ECディスプレイ)に用い ることができる。即ち、それら電気光学装置を表示部に 組み込んだ電子機器全てに本願発明を実施できる。

【0154】その様な電子機器としては、ビデオカメ ラ、デジタルカメラ、プロジェクター(リア型またはフ ロント型)、ヘッドマウントディスプレイ(ゴーグル型 ディスプレイ)、カーナビゲーション、カーステレオ、 パーソナルコンピュータ、携帯情報端末(モバイルコン ピュータ、携帯電話または電子書籍等) などが挙げられ る。それらの一例を図17及び図18に示す。

【0155】図17(A)はパーソナルコンピュータで あり、本体2001、画像入力部2002、表示部20 03、キーボード2004等を含む。本発明を表示部2 003に適用することができる。

【0156】図17 (B) はビデオカメラであり、本体 2101、表示部2102、音声入力部2103、操作 スイッチ2104、バッテリー2105、受像部210 6等を含む。本発明を表示部2102に適用することが できる。

【0157】図17 (C) はモバイルコンピュータ (モ ービルコンピュータ)であり、本体2201、カメラ部 2202、受像部2203、操作スイッチ2204、表 示部2205等を含む。本発明は表示部2205に適用 できる。

【0158】図17(D)はゴーグル型ディスプレイで あり、本体2301、表示部2302、アーム部230 3等を含む。本発明は表示部2302に適用することが

【0159】図17(E)はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ り、本体2401、表示部2402、スピーカ部240 3、記録媒体2404、操作スイッチ2405等を含 成される。本実施例は、マスクを増やすことなく保護回 40 む。なお、このプレーヤーは記録媒体としてDVD(D igtial Versatile Disc), CD 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ トを行うことができる。本発明は表示部2402に適用 することができる。

> 【0160】図17(F)はデジタルカメラであり、本 体2501、表示部2502、接眼部2503、操作ス イッチ2504、受像部(図示しない)等を含む。本願 発明を表示部2502に適用することができる。

> 【0161】図18 (A) は携帯電話であり、本体29

部2904、操作スイッチ2905、アンテナ2906 等を含む。本願発明を表示部2904に適用することが できる

25

【0162】図18 (B) は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003に適用することができる。

【0163】図18 (C) はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。

【0164】以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~12のどのような組み合わせからなる構成を用いても実現することができる。

[0165]

【発明の効果】本発明により、3回のフォトリソグラフィー工程により、3枚のフォトマスクを使用して、逆スタガ型のnチャネル型TFTを有する画素TFT部、及び保持容量を備えた電気光学装置を実現することができる。

【0166】また、保護膜を形成した場合においては、 4回のフォトリソグラフィー工程により、4枚のフォト マスクを使用して、無機絶縁膜で保護された逆スタガ型 のnチャネル型TFTを有する画素TFT部、及び保持 容量を備えた電気光学装置を実現することができる。

【図面の簡単な説明】

【図1】 本願発明の上面図を示す図。

【図2】 アクティブマトリクス基板の作製工程を示す断面図。

【図3】 アクティブマトリクス基板の作製工程を示す断面図。

10 【図4】 アクティブマトリクス基板の作製工程を示す上面図。

【図5】 アクティブマトリクス基板の作製工程を示す上面図。

【図6】 液晶表示装置の画素部と入力端子部の配置 を説明する上面図。

【図7】 液晶表示装置の実装構造を示す断面図。

【図8】 液晶表示装置の断面図。

【図9】 入力端子部の上面図及び断面図。

【図10】 製造装置の上面図。

20 【図11】 製造装置の上面図。

【図12】 液晶表示装置の実装を示す図。

【図13】 液晶表示装置の実装構造を示す断面図。

【図14】 反射型の電気光学装置の構造断面図。


【図15】 反射型の電気光学装置の上面図。

【図16】 保護回路の上面図及び回路図。


【図17】 電子機器の一例を示す図。

【図18】 電子機器の一例を示す図。


[図1]




【図4】




【図2】





[図3]






【図16】







[図9]




【図10】



(A) 上面間 ソース配飾等子部502




【図12】




(8) 新画編


【図11】




90:第1の基板、801:1-Cチップ貼り合わせ係域 データ館) 17:1 Cチップ貼り合わせ信威 (走登線)、803:演漢領域、 0::入力海子、805:接越配線、806:487:1 Cチッパ 08:第2の基板、805:共通電艦、810:ナル材、811:被基、 11:797:11:1時26:4

【図13】







【図15】




【図14】



【図17】



【図18】



フロントページの続き

Fターム(参考) 2H092 GA11 GA48 GA50 GA51 GA60

JA24 JA26 JA34 JA37 JA41

JB22 JB31 MA03 MA05 MA07

MAIO MAII MAI3 MAI6 MAI7

MA35 NA14 PA01 PA02 PA03

PA04 PA06 PA13 QA07 RA05

RA10

5F110 AA16 BB01 CC07 DD01 DD02

DD03 DD05 EE02 EE03 EE04

EE14 EE15 EE23 EE44 FF01

FF02 FF03 FF04 FF09 FF28

FF36 GG01 GG02 GG14 GG15

GG24 GG43 GG45 HK03 HK04

HK06 HK07 HK09 HK22 HK32

HK33 HK35 NNO2 NNO3 NN22

NN23 NN24 NN72 NN73 QQ04

QQ09